一、cmos晶振是什么？
晶振输出波形有很多种，coms是方波输出的一种，以下是具体每种波形的区别，供参考：
(LV)TTL、(H）CMOS、(P)ECL、LVDS、(Clipped)Sine
Wave几种波形的主要区别是什么？
这几种波形都是目前行业常用的波形。通常，方波输出功率大，驱动能力强，但谐波分量丰富；正弦波输出功率不如方波，但其谐波分量小很多。
TTL（Transistor-Transistor
Logic：）
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。因为2.4V与5V之间有很大空闲，对改善噪声容限没好处，会增大系统功耗，并影响速度，所以后来出现LVTTL(Low
Voltage
TTL)。在晶振产品中，LVTTL分为3.3V、2.5V，其中以3.3V为主。
3.3V
LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V
LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
使用TTL电平时输出过冲会比较严重。
CMOS
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
注：CMOS相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应
3.3V
LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V
LVCMO
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V
LVCMOS
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用时应注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
HCMOS
HCMOS-全静态设计、高速互补金属氧化物半导体工艺，CMOS-互补金属氧化物半导体。CMOS将被HCMOS所替代。
ECL（Emitter
Couple
Logic）：
ECL电路的特点：基本门电路工作在非饱和状态，ECL电路具有相当高的速度，平均延迟时间可达几个毫微秒甚至亚毫微秒数量级。
ECL电路的逻辑摆幅较小（仅约
0.8V
，而
TTL
的逻辑摆幅约为
2.0V
），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这是
ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。
ECL电路具有很高的输入阻抗和低的输出阻抗。
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
ECL电路速度快，驱动能力强，噪声小，很容易达到几百MHz的应用，但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。
PECL
(Pseudo/Positive
ECL)
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPECL：
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
LVDS（Low
Voltage
Differential
Signal）
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向和1来表示0。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意：可以达到600MHz以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。
LVDS的应用模式可以有四种形式可以：
单向点对点（point?to?point）。
双向点对点（point?to?point）
能通过一对双绞线实现双向的半双工通信。
多分支形式(multidrop)，
即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时，可以采用这种应用形式。
多点结构（multipoint）。
此时多点总线支持多个驱动器，也可以采用BLVDS驱动器。它可以提供双向的半双工通信，但是在任一时刻，只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。
Sine
Wave:
通常晶振正弦波输出的负载阻抗为50欧姆，衡量正弦波的主要指标为功率、Vp-p值，其对应关系如下：
Vrms
=
Vp-p
/
(2)
（此处括号改为根号）
电平Level（dBm）
=
20
Lg
(Vp-p/(
)
Z为阻抗，如50欧姆
“Z”
indicates
impedance,eg.
50Ω
电平/Level（dBm）=10LgmW
如下为常用数据列表（负载阻抗为50欧姆）
dBm
Vp-p
mW
0.64
1.0
3
0.91
2.0
5
1.13
3.2
7
1.41
5.0
10
2.01
10
13
2.83
20
Clipped
Sine
Wave:
削顶正弦波(Clipped
Sine
Wave)相比方波的谐波分量少很多，但驱动能力较弱，在负载10K//10PF时Vp-p为0.8Vmin。通常为SMD
7050、5032、3225使用的波形。
二、低电平是什么?
问题一：高电平低电平是什么意思 逻辑电平的一些概念
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平 Vih > Vt > Vil > Vol。
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。
7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。
8：Iih：逻辑门输入为高电平时的电流（为灌电流）。
9：Iil：逻辑门输入为低电平时的电流（为拉电流）。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）： RL （VCC－Vol）/（Iol＋m*Iil）
其中n：线与的开路门数；m：被驱动的输入端数。
：常用的逻辑电平
・逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
・其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
・5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
・3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
・低电压的逻辑电平还有2.5V和1.8V两种。
・ECL/PECL和LVDS是差分输入输出。
・RS-422/485和RS-2互2是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。
问题二：什么是电平、高电平、低电平? 高低电平在不同情况下的定义不一样
不过电平不是只有高电平和低电平两种
还有一种中间电平
比如1.5V畅下是低电平，3V以上是高电平
而1.5V到3V之间的电平则是中间电平，在系统工作时中间电平会被自动判断，不受逻辑控制的
问题三：什么是高电平和低电平？ 高低电平是数字电路里的逻辑关系，因丹电脑只能识别0，1两个逻辑状态。举个简单例子，我们规定分闸为0，合闸为1，假如485通讯，它的传输电平是-12到+12，那么如果取-12到0为低电平，0到+12为高电平，装置收到-6V的信号，它转给电脑就是0，那么判断为开关是分闸状态。在遥测信号时通常用四位逻辑值来表示，一般还会根据CT\PT的变比来乘上一个系数。
问题四：什么是低电平输出有效？ 数字信号都是由高低电平组成的，低电平输出有效 是指处理系统默认为低电平为有效信号，而哗电平为非有效信号。无信号输出时，输出端一直为高电平。
问题五：单片机里高电平和低电平分别是什么意思啊？ 输出电压=VCC就是高电平，输出电压=GND（一般是0V）就是低电平，分别用1和0来表示，这个是理想值。但实际上它也有一个范围，这个会在单片机的datasheet里说明。比如你的单片机供电压（VCC）=5V，那么，datasheet里会说明高电平最低要达到多少伏，比如给出的是3.7V，那么在3.7~VCC的范围内，单片机都会识别成高电平。低电平会说明最高能达到多少伏，比如0.8V，那么GND~0.8V这个范围内的电压都会被识别为低电平。中间状态（0.8V~3.7V）识别状态不定，可能是高电低也可能是低电平。所以实际应用时要注意这个问题。
问题六：什么叫低电平有效 高低电平（或叫高低电位），就像计算机里的二进制数一样，0代表低电平，1代表高的，比如一个设备输入0的时候，设备有相应的反应，就说明有攻，输入1没反应，就没有效
问题七：什么是低电平信号 数字电路通常只有两种电平，高电平和低电平，低电平就是0V，高电平指的是和电源电压一样的电平值
问题八：高，低电平是什么意思？ 高电平就是与低电平相对的高电压，是电工程上的一种说法。
在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压（Vih）时，则认为输入电平为高电平。
在数字逻辑电路中，低电平表示0，高电平表示1。一般规定低电平为0~0.25V，高电平为3.5~5V。
三、请问我内存上的这些代码是什么意思？我想升级再买一内存该买哪牌子的？
（1）HYUNDAI（现代）
现代的SDRAM内存兼容性非常好，支持DIMM的主板一般都可以顺利的使用它，其SDRAM芯片编号格式为：HY 5a b cde fg h i j k lm-no
其中HY代表现代的产品；5a表示芯片类型(57=SDRAM，5D=DDRSDRAM)；b代表工作电压(空白=5V，V=3.3V,U=2.5V)；cde代表容量和刷新速度（16=16Mbits、4K Ref，64=64Mbits、8K Ref，65=64Mbits、4K Ref，128=128Mbits、8K Ref，129=128Mbits、4K Ref，256=256Mbits、16K Ref，257=256Mbits、8K Ref）；fg代
表芯片输出的数据位宽（40、80、16、32分别代表4位、8位、16位和32位）；h代表内存芯片内部由几个Bank组成（1、2、3分别代表2个、4个和8个Bank，是2的幂次关系）；I代表接口（0=LVTTL〔Low Voltage TTL〕接口）；j代表内核版本（可以为空白或A、B、C、D等字母，越往后代表内核越新）；k代表功耗（L=低功耗芯片，空白=普通芯片）；lm代表封装形式（JC=400mil SOJ，TC=400mil TSOP-II，TD=13mm TSOP-II，TG=16mm
TSOP-II）；no代表速度（7=7ns〔143MHz〕，8=8ns〔125MHz〕，10p=10ns〔PC-100 CL2或3〕，10s=10ns〔PC-100 CL3〕，10=10ns〔100MHz〕，12=12ns〔83MHz〕，15=5ns〔66MHz〕）。
例如HY57V658010CTC-10s，HY表示现代的芯片，57代表SDRAM，65是64Mbit和4K refresh cycles/64ms，8是8位输出，10是2个Bank，C是第4个版本的内核，TC是400mil TSOP-Ⅱ封装，10S代表CL=3的PC-100。
市面上HY常见的编号还有HY57V65XXXXXTCXX、HY57V651XXXXXATC10，其中ATC10编号的SDRAM上133MHz相当困难；编号ATC8的可超到124MHz，但上133MHz也不行；编号BTC或-7、-10p的SDRAM上133MHz很稳定。一般来讲，编号最后两位是7K的代表该内存外频是PC100，75的是PC133的，但现代内存目前尾号为75的早已停产，改
换为T-H这样的尾号，可市场上PC133的现代内存尾号为75的还有很多，这可能是以前的屯货，但可能性很小，假货的可能性较大，所以最好购买T-H尾号的PC133现代内存。
四、常用电平标准有哪些？越详细越好，越多越好。
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。
PECL：Pseudo/Positive ECL
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPELC：Low Voltage PECL
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。
LVDS：Low Voltage Differential Signaling
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。
下面的电平用的可能不是很多，篇幅关系，只简单做一下介绍。如果感兴趣的话可以联系我。
CML：是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。
GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。1.2V电源供电。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
PGTL/GTL+：
Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
HSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和V¬¬CCIO=1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精度)。
SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。
HSTL和SSTL大多用在300M以下。
RS232和RS485基本和大家比较熟了，只简单提一下：
RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示0，-12V表示1。可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。
RS485是一种差分结构，相对RS232有更高的抗干扰能力，传输距离可以达到上千米。
五、cml电平是什么
CML电平的信号是差分信号，而LVTTL是单端信号。如果要连接需要弄一堆转换电路。所以基本上认为不得行。
CML与LVPECL比较，都可以是用在高速信号上的。CML一般芯片集成匹配电路了，不需要外部匹配，所以很多芯片时钟接收都是CML电平。而时钟BUFFER（Pricom、IDT公司的）为了更高的驱动能力很多是用的LVPECL电平。
